U cilju da se studentima približi tehnologija napredne verifikacije digitalnih hardverskih sistema, Odsek RT-RK je u školskoj 2017/18. godini prvi put organizovao kurs pod nazivom UVM verifikacija, u okviru predmeta Projektovanje namenskih računarskih sistema 2.

Teorijski deo dvonedeljnog kursa vodio je doc. dr Nebojša Pjevalica, a laboratorijske vežbe saradnici u nastavi Aleksandar Tucakov, Sanjin Arsenović i Laslo Palfi.

U pripremi kursa, kako navodi doc. dr Pjevalica, odlučili su se za metodologiju koja je prethodnih godina postala dominantna, i za koju su se opredelili najveći proizvođači integrisanih kola. Reč je o Universal Verification Methodology (UVM), koja je izvedena iz jezika za sintezu i simulaciju digitalnih sistema, na prvom mestu Veriloga i SystemVeriloga.

„U savremenim tehnologijama, kojima se i mi na Odseku bavimo, značaj verifikacije je sve veći. S povećanjem kompleksnosti digitalnih integrisanih kola, problem verifikacije počinje da dominira u ukupnim inženjerskim aktivnostima, a samim tim i u troškovima koji su u toj industriji prisutni u izradi integrisanih kola“, rekao je doc. dr Pjevalica i dodao da je novi kurs organizovan s ciljem da studenti nauče da koriste UVM tehnologiju na način blizak industrijskim zahtevima danas. 

Doc. dr Pjevalica ističe da je tematika izučavana u okviru UVM kursa inženjerski vrlo zahtevna, odnosno da tu imamo relativno neobičan spoj klasičnog hardvera, koji je u osnovi imanentan ljudima koji se uglavnom bave elektronikom i dizajnom elektronskih i digitalnih kola, a s druge strane, na taj nivo se „kalemi“ tehnologija koja je izvedena iz objektno orijentisanog programiranja.

„Iz stručne perspektive predmet je hibridan. Međutim, pošto je reč o dominatnoj tehnologiji danas, a mi na Odseku pratimo aktuelne trendove, želeli smo da našim studentima prenesemo znanja i iskustva koja smo stekli u radu sa nekim od vodećih proizvođača integrisanih kola za automobilsku industriju i da ih obučimo za rad sa UVM tehnologijom“, rekao je doc. dr Pjevalica.

Fokus je bio, kako je doc. dr Pjevalica istakao, na tehnologiji verifikacije koju koriste proizvođači u automobilskoj i aero indsutriji, koje su veoma zahtevne po pitanju verifikacije i kvaliteta, i gde ne sme da se dozvoli greška u integrisanom kolu.

„Finalni cilj digitalne verifikacije integrisanih kola danas jeste da se formira integrisano kolo u kome se neće pojavljivati greške, jer u industrijama kao što su automobilska ili aero, od pouzdanosti integrisanog kola zavise ljudski životi. S druge strane, ako se spustimo na komercijalnu dimeziju za, recimo, audio i video aplikacije, gde takođe imamo vrlo složena integrisana kola, ni tu greške nisu dozvoljene, jer je cena izrade integrisanog kola veoma visoka“, rekao je doc. dr Nebojša Pjevalica.

Aleksandar Tucakov, vodeći inženjer u FPGA grupi za verifikaciju i industrijsku primenu UVM metodologije, ističe da je glavni cilj na vežbama bio da se studentima približi tipično UVM okruženje sa svim njegovim elementima.

„Prateći teorijski deo kursa i na vežbama smo se najpre osvrnuli na osnove VHDL-a i osnovna pravila za korišćenje tog programskog jezika u digitalnom dizajnu, kao i na problem verifikacije u VHDL-u. Tu smo se praktično podsetili bazičnih tehnika verifikacije, s kojima su se studenti upoznali na predmetu LPRS 1“, rekao je Aleksandar Tucakov i dodao da su potom uveli Verilog kao jezik za opis i verifikaciju digitalnih sistema koji u industrijskoj praksi počinje da dominira u odnosu na VHDL, kao i SystemVerilog, koji se koristi i za sintezu, ali ima mnogo više uključenih biblioteka i mehanizama za objektno orijentisanu verifikaciju.

„U finalnoj fazi smo studente upoznali sa UVM metodologijim i sa osnovnim mehanizmima formiranja tipičnog ispitnog okruženja koje se koristi za verifikaciju savremenih digitalnih integrisanih kola“,  rekao je Aleksandar Tucakov dodajući da je kruna kursa bila izrada projekta u okviru kojeg su studenti dobili dizajn, a njihov zadatak je bio da sami kreiraju kompletno UVM okruženje.

Iako je nastavni plan za prvi kurs o UVM verifikaciji bio dosta ambiciozan, kako doc. dr Pjevalica ističe, generalni utisak je da su uspeli da prvoj generaciji studenata „odškrinu vrata“ u ovu vrlo kompleksnu i hibridnu oblast. Kurs o UVM verifkaciji pohađao je ukupno 41 student četvrte godine.