Studentski portal  
MENI  

You are here

Početak / Predmeti / Verifikacija Digitalnih Sistema
Osnovne informacije

Naziv: 
Verifikacija Digitalnih Sistema
Studijski program: 
Računarstvo i automatika – E2
Semestar: 
VIII
Profesor: 
Prof. dr Nebojša Pjevalica
Oblast: 
FPGA i hardver

Opis

Predmet predstavlja nastavak kurseva LPRS1 i LPRS2, sa fokusom na upotrebu HDL jezika u verifikaciji.
Za razliku od upotrebe HDL jezika u sintezi digitalnih sistema, ovde je napor usmeren na razumevanje i primenu HDL jezika u verifikaciji. U tom svetlu napredne softverske tehnike se hibridno dodaju na osnovne hardverske gradivne celine sa ciljem realizacije funkcionalne verifikacije hardvera. Radi se u Questa Sim / Mentor / Siemens alatu koji predstavlja vodeću platformu u domenu verifikacije integrisanih kola danas.
Suštinski problemi simulacije paralelnog hardvera na sekvencijalnom računarskom sistemu rešavaju se upotrebom System Veriloga i njegove nadogradnje UVM-a.

Radi se po udžbeniku "Verifikacija digitalnih integrisanih kola, System Verilog sa osnovama UVM-a" objavljenom 2022. godine.

Kalendar održavanja nastave Postavite pitanje

Materijali
Za ovu kategoriju trenutno ne postoje dokumenta
Za ovu kategoriju trenutno ne postoje dokumenta
Za ovu kategoriju trenutno ne postoje dokumenta
Za ovu kategoriju trenutno ne postoje dokumenta
Za ovu kategoriju trenutno ne postoje dokumenta
Novosti
Konsultacije: Prof. dr Nebojša Pjevalica
Ponedeljak Utorak Sreda Četvrtak Petak
    14:30 - 15:30    
 (FTN-NTP 513 kancelarija, peti sprat, poželjna najava mejlom.)

Predmet obrađuje naprednu verifikaciju digitalnih sistema

Teme koje se proučavaju:

–HDL jezici VHDL, Verilog
–Uvođenje System Verilog-a (SV) kao OOP nadgradnje
–Interfaces
–Bus Functional Model tehnika (BFM)
–Klase i njihova upotreba u SV
–OOP tehnike: polimorfizam, statičke metode i varijable, parametrizacija klasa, Factory koncept i njegove prednosti
–OOP testbenč
–UVM testovi, UVM šabloni, komponente, okruženje, reporting, transakcije, agenti, sekvence

 

Način polaganja predmeta: 
• predispitne obaveze (60): 
–tri provere znanja u laboratoriji (3 x 8 = 24) 
–predispitni projekat (36) 
•ispitna obaveza (40): 
–teoretski deo ispita (40)  
–ispitna obaveza se može položiti u toku trajanja bloka u okviru dve teoretske provere (20+20)
–nakon bloka teoretski deo polaže se usmeno u regularnim ispitnim rokovima