

FINALNI ISPIT

12 Sep 2020

1. Kratka pitanja (2 poena)

- Ukoliko je veličina virtuelne memorije **64 GB**, a veličina jedne stranice **8 KB**, koliko bita zauzima **adresa (broj) stranice** unutar virtuelne adrese?
- Koliko bita zauzima adresa (broj) fizičke stranice za sistem pod (a) ako je veličina radne memorije **8 GB**?
- Na kojoj adresi unutar direktno mapirane skrivene memorije (odn. na kom indexu) se nalazi adresa **0x00234568** u 32-bitnom Beta procesoru, ako skrivena memorija ima ukupno **128** lokacija?
- Ukoliko je vreme pristupa **samo skrivenoj memoriji** 20 ns, a vreme pristupa **samo radnoj memoriji** 100 ns, koliko je srednje vreme pristupa memorijskom sistemu ako je verovatnoća pogotka **90%**?

2. Virtuelna memorija (4 poena)

Pretpostaviti da sistem koristi stranice memorije veličine **32 KB** i ima ukupno **16 GB** virtuelne memorije. Veličina radne memorije je **4 GB**.

- Koliko bita iznosi širina virtuelne adrese?
- Koliko bita iznosi širina fizičke adrese?
- Koliko bita iznosi širina broja (indexa) virtuelne stranice?
- Koliko bita iznosi širina broja (indexa) fizičke stranice?

Pretpostaviti sledeći sadržaj tabele stranica (brojevi su dati u decimalnom zapisu):

Virtuelna stranica	R (Resident)	Fizička stranica
0	0	7
1	1	9
2	0	3
3	1	2
4	1	5
5	0	5
6	0	4
7	1	1

Ukoliko procesor pristupa sledećim virtuelnim adresama, napisati odgovarajuću fizičku adresu ukoliko se data virtuelna adresa nalazi u memoriji, a u suprotnom navesti da se ne nalazi:

0x18F74 0x26AAC

Koja virtuelna adresa se nalazi na fizičkoj adresi: 0x4F954 ?

Napomena: Nije dovoljno samo napisati rešenje. Potrebno je i objasniti kako je izračunata fizička/virtuelna adresa.

3. VHDL (3 poena)

U VHDL jeziku opisati digitalni sistem koji predstavlja **programski brojač** koji ima signal **dozvole paralelnog upisa** $iLOAD$ i signal **dozvole rada** iEN . Ukoliko je $iEN = 0$, brojač stoji. Ukoliko mu je dozvoljen rad, brojač se menja u zavisnosti od signala $iLOAD$ – ukoliko je vrednost tog signala 1, vrednost se preuzima sa ulaza $iDATA$, a u suptornom se brojač uvećava za 1 po modulu 12. Napisati definiciju signala koji predstavlja brojač i opisati samo proces koji ga opisuje (smatrati da su svi ostali signali definisani).

4. Asembler (2 poena)

Ručno prevesti sledeći C kod u Beta assembler [smatrati da je S u registru R0, a i u registru R1]:

```
int S = 0;
int i;
for (i = 0; i < 5; i++) {
    S += 4*i;
}
```

5. Protočni Beta procesor (4 poena)

Na protočnom Beta procesoru sa 5 faza (IF, RF, ALU, MEM, WB), sa **potpuno realizovanim prosleđivanjem** (*bypass*), izvršava se deo asemblerskog programa naveden ispod. Pretpostaviti da pre instrukcije ADDC nije bilo rizika podataka i kontrole toka programa.

```
ADDC (R31, 3, R0)
SUBC (R31, 1, R1)
LD (R0, -12, R3)
XOR (R0, R4, R5)
ADD (R3, R5, R6)
ST (R7, 0x1000, R31)
```

- Nacrtati **dijagram izvršenja programa u protočnom procesoru** po fazama.
- U dijagramu izvršenja po fazama strelicom označiti, **u svakom ciklusu** u kome se aktivira neka od linija prosleđivanja, **iz koje faze u koju fazu se prosleđuje** potrebna vrednost.
- Napisati **alternativni asemblerski program** koji izvršava isto računanje kao i navedeni program, ali tokom čijeg izvršavanja se **ne aktivira nijedna linija za prosleđivanje**, tj. u kome nema problema podataka.
- Ukoliko su vremena propagacije komponenti u ALU fazi protočnog Beta procesora date u tabeli 1, izračunati **maksimalnu frekvenciju** na kojoj može raditi ovaj protočni Beta procesor. Pretpostaviti da je ALU faza najsporija faza u procesoru. *Dijagram protočnog Beta procesora je dat u PDF-u na vašem računaru.*

Komponenta	T_c	T_p	T_s	T_h
ALU	0.06 ns	0.35 ns	-	-
Multiplexer	0.07 ns	0.12 ns	-	-
Registar	0.04 ns	0.05 ns	0.03 ns	0.02 ns